Biblioteca de la Universidad Complutense de Madrid

Entorno de desarrollo para ubicación de tareas en multitarea hardware 2D

Impacto



García de Dios, Miguel Ángel (2007) Entorno de desarrollo para ubicación de tareas en multitarea hardware 2D. [Trabajo Fin de Máster]

[img]
Vista previa
PDF
3MB


Resumen

En esta memoria presentamos el desarrollo de un entorno de trabajo para estudiar distintas técnicas de ubicación de tareas en un sistema de hardware dinámicamente reconfigurable como es el de una FPGA. También sirve para permitir el estudio de distintas medidas de fragmentación para un estado concreto de la FPGA. Para ello se ha desarrollado una aplicación en Java formada por un interfaz gráfico en el cual podemos crear cualquier estado de ejecución de una FPGA del tamano deseado y visualizar el valor de la fragmentación a través de distintas medidas. Podemos crear una tarea y ver donde iría colocada esa tarea en función de la técnica de ubicación escogida.
Y ademas podemos ejecutar un archivo compuesto por un lote de tareas y obtener de forma répida datos relevantes de la ejecución de ese lote de tareas en la FPGA.


Tipo de documento:Trabajo Fin de Máster
Información Adicional:

Máster en Investigación en Informática, Facultad de Informática, Departamento de Arquitectura de Computadores, curso 2006-2007

Directores (o tutores):
NombreEmail del director (o tutor)
Mecha López, Hortensia
Palabras clave:Multitarea Hardware 2D,FPGA, Tareas HW, MERs, Hardware
Materias:Ciencias > Informática > Hardware
Código ID:10272
Depositado:17 Mar 2010 10:01
Última Modificación:06 Feb 2014 08:40

Sólo personal del repositorio: página de control del artículo