Complutense University Library

Un gestor de ejecución de grafos de tareas para sistemas multitarea dinámicamente reconfigurables

González Calvo, Carlos (2011) Un gestor de ejecución de grafos de tareas para sistemas multitarea dinámicamente reconfigurables. Tesis Master's thesis.

[img]
Preview
PDF
1MB
View download statistics for this eprint

==>>> Export to other formats

Abstract

El HW reconfigurable se puede utilizar para construir un sistema multitarea en el que las tareas puedan asignarse en tiempo de ejecución a los recursos reconfigurables según las
necesidades de las aplicaciones. En estos sistemas, las tareas se representan normalmente como grafos de subtareas acíclicos, donde una subtarea es la unidad de planificación.
Normalmente, un procesador empotrado controla la ejecución de este tipo de sistemas trabajando con estructuras de datos complejas, como grafos o listas enlazadas, cuyo manejo a menudo genera retardos en la ejecución. Además, las comunicaciones HW/SW son a menudo un cuello de botella del sistema. Por tanto resulta muy interesante reducir tanto los cálculos que realiza el procesador como las comunicaciones. Para lograr este objetivo se ha desarrollado un gestor HW que controla la ejecución de grafos de subtareas en un conjunto de unidades reconfigurables. Este gestor recibe como entrada los grafos junto con una planificación asociada a cada subtarea y garantiza su correcta ejecución sin necesidad de ninguna otra intervención por parte del procesador. Además, incluye mecanismos para optimizar la gestión de las reconfiguraciones reduciendo las penalizaciones que generan en tiempo de ejecución.
[ABSTRACT]
Reconfigurable HW can be used to build a hardware multitasking system where tasks can be assigned to the reconfigurable HW at run-time according to the requirements of the running applications. Normally the execution in this kind of systems is controlled by an embedded processor. In these systems tasks are frequently represented as acyclic subtask graphs, where a subtask is the basic scheduling unit that can be assigned to a reconfigurable HW. In order to control the execution of these tasks, the processor must manage at run-time complex data structures, like graphs or linked list, which may generate significant execution-time penalties. In addition, HW/SW communications are frequently a system bottleneck. Hence, it is very interesting to find a way to reduce the run-time SW computations and the HW/SW
communications. To this end I have developed a HW execution manager that controls the execution of subtask graphs over a set of reconfigurable units. This manager receives as input a subtask graph coupled to a subtask schedule, and guarantees its proper execution. In addition it includes support to reduce the execution-time overhead due to reconfigurations. With this HW support the execution of task graphs can be managed efficiently generating only very
small run-time penalties.

Item Type:Thesis (Master's thesis)
Additional Information:Master en Investigación en Informática, Facultad de Informática, Departamento de Arquitectura de Computadores y Automática , curso 2007-2008
Directors:
DirectorsDirector email
Resano Ezcaray, Jesús JavierUNSPECIFIED
Uncontrolled Keywords:Hardware multitarea, Reconfiguración parcial dinámica, gestor de tareas, SoC, Unidad reconfigurable (UR), Tabla asociativa, FPGA, ISE, EDK, Virtex II-PRO
Subjects:Sciences > Computer science > Hardware
ID Code:13315
Deposited On:21 Sep 2011 11:53
Last Modified:06 Feb 2014 09:46

Repository Staff Only: item control page