Complutense University Library

Evaluación y optimización de políticas de reemplazo caché en entornos PCM

Rodríguez Rodríguez, Roberto Alonso (2012) Evaluación y optimización de políticas de reemplazo caché en entornos PCM. [Trabajo Fin de Máster]

[img] PDF
1MB
View download statistics for this eprint

==>>> Export to other formats

Abstract

El diferente ritmo de evolución entre el microprocesador y la memoria principal constituye uno de los principales retos que los diseñadores deben afrontar para desarrollar computadores más potentes. A este problema, llamado brecha
de memoria, se suma el hecho de que la capacidad de escalado de la tecnología DRAM es ya muy limitada actualmente, lo que conlleva que se consideren nuevas tecnologías de memoria como posibles candidatas a reemplazar a las convencionales DRAM. A día de hoy PCM se postula como la mejor alternativa para ello.
PCM presenta importantes ventajas respecto a DRAM, pero también algunas debilidades que deben ser mitigadas antes de que PCM pueda ser empleada como tecnología de memoria principal. En particular, la vida útil de este tipo de
memorias (limitada por el número de ciclos de escritura que se pueden realizar sobre cada celda) es uno de los principales inconvenientes de esta tecnología. En este trabajo se presenta un análisis del comportamiento, en cuanto a número de escrituras sobre memoria principal se refiere, de las políticas convencionales de reemplazo aplicadas a la caché; asimismo, se detallan nuevas propuestas de políticas orientadas a reducir el número de escrituras a memoria principal y de esta forma, sin degradar significativamente el rendimiento del sistema, aumentar la vida útil de la memoria cuando ésta se desarrolla usando la tecnología PCM.
[Abstract]
The different evolution rate between the microprocessor and the main memory is one of the greatest challenges that current designers face in order to develop more powerful computer systems. In addition to this problem, called
memory gap, it is the fact that the scalability of the DRAM technology is very limited currently, leading to consider new memory technologies as possible candidates for the replacement of conventional DRAM. PCM is currently
postulated as the best alternative for it. PCM has significant advantages over DRAM, but also some drawbacks that need to be mitigated before PCM can be used as main memory technology for the next computers generation. In particular, the endurance of this memory (the life time limited by the number of write cycles that can be performed on each cell) is one of the main drawbacks of this technology. This work presents a behavior analysis, in terms of number of writings on main memory, of conventional
cache replacement policies. New proposals aimed at reducing the number of writes to main memory are exposed thought for increase the life time of the memory when it is developed using PCM technology, without significantly degrading the system performance.


Item Type:Trabajo Fin de Máster
Additional Information:

Máster en Investigación en Informática, Facultad de Informática, Departamento de Arquitectura de Computadores y Automática, curso 2011-2012

Directors:
DirectorsDirector email
Piñuel Moreno, Luis
Castro Rodríguez, Fernando
Uncontrolled Keywords:PCM, Phase Change Memory, Políticas de reemplazo caché, DRRIP, PeLIFO, SHiP, LRU, CLP, Reducción de escrituras a memoria principal PCM, Phase Change Memory, Memory Hierarchy, Cache Replacement Policies, DRRIP, PeLIFO, SHiP, LRU, CLP, Main Memory Writes Reduction
Subjects:Sciences > Computer science > Hardware
ID Code:16712
Deposited On:15 Oct 2012 14:28
Last Modified:15 Oct 2012 14:28

Repository Staff Only: item control page