Complutense University Library

Diseño de una herramienta de generación de arquitecturas de interconexionado para una plataforma de emulación multiprocesador sobre FPGA

Castiñeiras Pérez, Ignacio and Gutiérrez Muñoz, Laura and Martín Moreno, Sergio (2007) Diseño de una herramienta de generación de arquitecturas de interconexionado para una plataforma de emulación multiprocesador sobre FPGA. [Coursework] (Unpublished)

[img]
Preview
PDF
1MB
View download statistics for this eprint

==>>> Export to other formats

Abstract

Nuestro proyectro consiste en la creación de una herramienta de generación de
arquitecturas de interconexionado para una plataforma de emulación multiprocesador
sobre FPGA. Actualmente los sistemas en chip (SoC) son cada vez más complejos, por la gran cantidad de componentes prediseñados que lo conforman. Necesitamos que los diferentes componentes del SoC puedan enviarse información. La alternativa, llamémosla más “clásica”, consistía en que los procesadores y los dispositivos de memoria se comunicaran mediante buses. Pero, a medida que el tamaño de los SoC crece, esta vía sufre problemas de escalabilidad de los buses, además de una longitud cada vez mayor de las conexiones. Las redes en chip, NoC, representan una variante fiable de interconexión, extrapolando algunos de los conceptos de las redes de computadores a la interconexión de múltiples IP-Cores difundidos sobre un sustrato común. Es en este punto donde cobra sentido nuestro proyecto, como soporte gráfico que dé un aspecto visual más amigable al arduo trabajo de elegir que diseño de red confeccionar, como estructurar esta red, y como observar de un plumazo algunos de los resultados obtenidos al simular de esta red.

[ABSTRACT]
In the last years, the growing of the Systems on Chip (SoC) has shown a problem with the
interconnection with buses. It becomes a bottleneck due to the poor scalability of the
buses. Because of that a new way of interconnection, Network-on-chip (NoC), has been
developed. NoCs uses the idea of the computer network to implement a similar solution to
make the interconnections in SoCs.
Unfortunately, NoC development is a hard task. In the last times have been developed
some tools, such as SunFloor or XpipesCompiler that brings a great help to the NoC
designer. But these applications only generate and compile topologies, and it was such a
hard task. With NoCdificador we try to develop a tool that helps the NoC designer to
modify his NoCs in a completely safe way.
But NoCdificador is not only a NoC modifier. It also controls the correctness of the network,
can generate new networks from the beginning, can create or edit SunFloor input files
and then invoke SunFloor. With NoCdificador, a topology can be simulated with
XpipesCompiler and simulated with MPARM. And one of the most attractive features of
this tool is the different statistics shown for the same network: simulated with AMBA (bus
interconnection) and Xpipes (NoC interconnection), and even a graphic comparative
between both simulations.
Our application has been developed in Java. One of the requirements of the program
was that it had to be multiplatform, so we chose the multiplatform language we knew the
best.


Item Type:Coursework
Additional Information:

Trabajos de la asignatura de Sistemas Informáticos (Facultad de Informática, Curso 2006-2007)

Uncontrolled Keywords:NoC (Network on Chip), Xpipes Compiler, Sunfloor, So(System on Chip), Network, Switch, Core, Route, Link, AMBA
Subjects:Sciences > Computer science > Expert systems (Computer science)
ID Code:8923
Deposited On:02 Jun 2009 11:40
Last Modified:06 Feb 2014 08:16

Repository Staff Only: item control page