Biblioteca de la Universidad Complutense de Madrid

Consultar por Materia

Subir un nivel
Exportar como [feed] Atom [feed] RSS 1.0 [feed] RSS 2.0
Agrupar por: Tipo de documento | Autores
Número de eprints en este nivel: 105.

Artículo

Ramos, Pablo y Vargas Vallejo, Vanessa Carolina y Baylac, Maud y Villa, Francesca y Rey, Solenne y Clemente Barreira, Juan Antonio y Zergainoh, Nacer-Eddine y Méhaut, Jean-François (2016) Evaluating the SEE sensitivity of a 45nm SOI Multi-core Processor due to 14 MeV Neutrons. IEEE Transactions on Nuclear Science, 63 (4). pp. 2193-2200. ISSN 0018-9499

Clemente Barreira, Juan Antonio y Franco Peláez, Francisco J. y Villa, Francesca y Baylac, Maud y Rey, Solenne y Mecha López, Hortensia y Agapito Serrano, Juan Andrés y Puchner, Helmut y Hubert, Guillaume y Velazco, Raoul (2016) Statistical Anomalies of Bitflips in SRAMs to Discriminate SBUs from MCUs. IEEE Transactions on Nuclear Science, 63 (4). pp. 2087-2094. ISSN 0018-9499

Clemente Barreira, Juan Antonio y Mansour, Wassim y Ayoubi, Rafic y Serrano, Felipe y Mecha López, Hortensia y Ziade, Haissam y El Falou, Wassim y Velazco, Raoul (2016) Hardware Implementation of a Fault-Tolerant Hopfield Neural Network on FPGAs. Neurocomputing, 171 . pp. 1606-1609. ISSN 0925-2312

Serrano, Felipe y Clemente Barreira, Juan Antonio y Mecha López, Hortensia (2015) A Methodology to Emulate Single Event Upsets in Flip-Flops using FPGAs through Partial Reconfiguration and Instrumentation. IEEE Transactions on Nuclear Science, 62 (4). pp. 1617-1624. ISSN 0018-9499

Clemente Barreira, Juan Antonio y Gran, Rubén y Chocano Gómez, Abel y Prado, Carlos del y Resano, Javier (2015) Hardware Architectural Support for Caching Partitioned Reconfigurations in Reconfigurable Systems. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, PP (99). ISSN 1063-8210

Clemente Barreira, Juan Antonio y Resano, Javier y Mozos Muñoz, Daniel (2014) An Approach to Manage Reconfigurations and Reduce Area Cost in Hard Real-Time Reconfigurable Systems. ACM Transactions on Embedded Computing Systems (TECS), 13 (4). 90:1-90:24. ISSN 1539-9087

Clemente Barreira, Juan Antonio y Beretta, Ivan y Rana, Vincenzo y Atienza, David y Sciuto, Donatella (2014) A Mapping-Scheduling Algorithm for Hardware Acceleration on Reconfigurable Platforms. ACM Transactions on Reconfigurable Technology and Systems (TRETS), 7 (2). ISSN 1936-7406

Clemente Barreira, Juan Antonio y Pérez Ramo, Elena y Resano, Javier y Mozos Muñoz, Daniel y Catthoor, Francky (2014) Configuration Mapping Algorithms to Reduce Energy and Time Reconfiguration Overheads in Reconfigurable Systems. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, 22 (6). pp. 1248-1261. ISSN 1063-8210

Clemente Barreira, Juan Antonio y Resano, Javier y González Calvo, Carlos y Mozos Muñoz, Daniel (2011) A Hardware Implementation of a Run-Time Scheduler for Reconfigurable Systems. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 19 (7). pp. 1263-1276. ISSN 1063-8210

Clemente Barreira, Juan Antonio y González Calvo, Carlos y Resano, Javier y Mozos Muñoz, Daniel (2010) A Task-Graph Execution Manager for Reconfigurable Multi-tasking Systems. Microprocessors and Microsystems, 34 (2-4). pp. 73-83. ISSN 0141-9331

Hidalgo Pérez, José Ignacio y Millán Belsué, Juan y Roa Romero, Carlos y Lanchares Dávila, Juan (2005) KNIFE: A low-cost Reconfigurable system. (No publicado)

Sección de libro

Gaillot, Stephan y Pouchin, Bernard y Marques, José y López Calle, Isabel y Franco Peláez, Francisco Javier y Agapito Serrano, Juan Andrés (2011) Jules Horowitz reactor project. Exploration tests concerning WIFI modules behaviour under gamma flux. In Proceedings of the European Conference on Radiation and its Effects on Components and Systems, RADECS 2011. European Space Agency -Publications- Esa Sp . IEEE-Inst Electrical Electronics Engineers Inc, pp. 795-799. ISBN 978-1-4577-0585-4

Ávalos García, Adolfo y Barrera Martínez, Ildefonso y Gabriel y Galán Moris, José María y Gallardo García, Tomás y Gómez Garay, Aranzazu y Hernández, José María y Lahoz Beltrá, Rafael y López González-Nieto, Pilar y Marcos Samaniego, Nieves y Martín Calvarro, Luisa y García Moreno, Ana y Oliván Martínez, Gisela y Pérez-Urria Carril, Elena y Pintos López, Beatriz (2011) UCM-MACB 2.0: A Complutense University Virtual Herbarium Project. In Proceedings of EDULEARN11 Conference (International Conference on Education and New Learning Technologies). International Association of Technology, Education and Development (IATED), 001446-001451. ISBN 978-84-615-0441-1

Libro o Monografía

Tenllado van der Reijden, Christian y Piñuel Moreno, Luis (2014) Fundamentos de Computadores. Manual de Laboratorio. Manual. Autoeditado. (No publicado)

Ponencia o Póster de Seminario, Congreso,etc

González, Diego y Botella Juan, Guillermo y García Sánchez, Carlos y Meyer Bäse, Anke y Meyer Bäse, Uwe y Prieto Matías, Manuel (2015) Customized Nios II multi-cycle instructions to accelerate block-matching techniques. In SPIE 9400, Real-Time Image and Video Processing 2015, February 08, 2015, San Francisco, California, United States.

García Sánchez, Carlos y Botella Juan, Guillermo y Sande, Francisco de y Prieto Matías, Manuel (2015) Fast-Coding Robust Motion Estimation Model in a GPU. In SPIE 9400, Real-Time Image and Video Processing, Febrero 2015, San Francisco, California, United States.

Serrano, Felipe y Clemente Barreira, Juan Antonio y Mecha López, Hortensia (2014) A Study of the Robustness Against SEUs of Digital Circuits Implemented with FPGA DSPs. In Radiation and Its Effects on Components and Systems (RADECS), 2013 14th European Conference on, 23-27 Sept. 2013.

Clemente Barreira, Juan Antonio y Mozos Muñoz, Daniel y Resano, Javier (2011) A Replacement Technique to Maximize Task Reuse in Reconfigurable Systems. In Parallel and Distributed Processing Workshops and Phd Forum (IPDPSW), 2011 IEEE International Symposium on, 16-20 May 2011.

Clemente Barreira, Juan Antonio y González, Carlos y Resano, Javier y Mozos Muñoz, Daniel (2008) A Hardware Task-Graph Scheduler for Reconfigurable Multi-tasking Systems. In Reconfigurable Computing and FPGAs, 2008. ReConFig '08. International Conference on, 3-5 Dec. 2008.

Resano, Javier y Clemente Barreira, Juan Antonio y González, Carlos y García, José Luis y Mozos Muñoz, Daniel (2007) HW implementation of an execution manager for reconfigurable systems. In ERSA’2007 The International Conference on Engineering of Reconfigurable Systems and Algorithms, June 25 - 28, 2007, Las Vegas, Nevada, USA.

Agapito Serrano, Juan Andrés y Casas-Cubillos, Juan y Franco Peláez, Francisco Javier y Palan, Borislav y Rodriguez Ruiz, Miguel Ángel (2003) Rad-tol field electronics for the LHC cryogenic system. In 7th European Conference on Radiation and Its Effects on Components and Systems, 15/09/2003-19/09/2003, Noordwijk aan Zee (The Netherlands).

Tesis Doctoral

Salinas Maldonado, Carlota (2016) A non-feature based method for automatic image registration relying on depth-dependent planar projective transformations. [Tesis Doctoral]

González Rodríguez, Diego (2015) Aceleración de técnicas de ajuste de bloques mediante el procesador Nios II. [Tesis Doctoral]

Paredes Madrid, Leonel José (2014) Modeling piezoresistive force sensors and usage of a dataglove interface towards the impedance control of robotic manipulators. Modelado de sensores piezoresistivos y uso de una interfaz basada en guantes de datos para el control de impedancia de manipuladores robóticos. [Tesis Doctoral]

Romeo Granados, Juan Sebastián (2014) Métodos de visión por computador para localización e identificación de objetos y texturas en exteriores. [Tesis Doctoral]

Cuesta Gómez, David (2014) Técnicas de diseño para el control de la temperatura en arquitecturas multiprocesador en tres dimensiones.Thermal aware design techniques for multiprocessor architectures in three dimensions. [Tesis Doctoral]

Ayuso Márquez, Fermín (2014) Aceleración de algoritmos bioinspirados para estimación de movimiento en hardware paralelo. [Tesis Doctoral]

Artés García, Antonio (2013) Análisis e implementación de técnicas hardware para organizaciones de la memoria de instrucciones de bajo consumo de energía en sistemas empotrados. [Tesis Doctoral]

Arnaldo Lucas, Ignacio (2013) Bioinspired heuristics for the thermal-aware Floorplanning of 3D MPSoCs. Heurísticas bioinspiradas para el problema de Floorplanning 3D térmico de dispositivos MPSoCs. [Tesis Doctoral]

García Repetto, Pedro Luis (2013) Síntesis de alto nivel guiada por gestión de patrones y descoposición de operaciones. [Tesis Doctoral]

González Calvo, Carlos (2012) Procesamiento a bordo de imágenes hiperespectrales de la superficie terrestre mediante hardware reconfigurable. [Tesis Doctoral]

Sanz Pineda, Concepción (2012) Mecanismos de compensación de variabilidad en memorias a nivel de sistema = Variability compensation mechanisms for system-level memory management. [Tesis Doctoral]

Barrio García, Alberto Antonio Del (2012) Utilización de unidades especulativas en síntesis de alto nivel. [Tesis Doctoral]

Clemente Barreira, Juan Antonio (2011) Técnicas de planificación en entornos reconfigurables para aplicaciones multimedia (Scheduling techniques in reconfigurable environments for multimedia applications). [Tesis Doctoral]

Pérez Ramo, Elena (2010) A set of techniques to reduce performance and energy overheads for dynamic reconfiguration. [Tesis Doctoral]

Tabero Godino, Jesús (2010) Técnicas de ubicación de tareas y defragmentación para multiárea hardware en sistemas dinámicamente reconfigurables. [Tesis Doctoral]

Rivera Velez, Fredy Alexander (2009) Configuration and data scheduling techniques for executing dynamic applications onto multicontext reconfigurable systems. [Tesis Doctoral]

Ruiz Toledo, Abelardo (2005) Modelado y evaluación en régimen transitorio de respuestas piezoeléctricas y electrónicas en sistemas de visualización ultrasónica. [Tesis Doctoral]

Maestro de la Cuerda, Juan Antonio (2002) Técnicas de estimación de rendimiento y área para el particionamiento hardware-software en un entorno de codiseño. [Tesis Doctoral]

Hidalgo Pérez, José Ignacio (2001) Técnicas de partición y ubicación para sistemas multi-FPGA basadas en algoritmos genéticos. [Tesis Doctoral]

Trabajo Fin de Máster

Montes Romero, Manuel (2016) La nube como apoyo a la producción audiovisual. [Trabajo Fin de Máster]

González Salas, José Carlos (2016) Diseño e implementación en FPGA de un filtro de partículas para aplicaciones biomédicas. [Trabajo Fin de Máster]

Costero Valero, Luis María (2016) Evaluación y optimización de rendimiento y consumo energético de aplicaciones paralelas a nivel de tareas sobre arquitecturas asimétricas. [Trabajo Fin de Máster]

Filo, Nikola (2014) Accelerating of visual information for visually impared people. [Trabajo Fin de Máster]

Pérez Rico, Javier (2013) Aceleración hardware con propósitos criptográficos. [Trabajo Fin de Máster]

Iglesia Ramírez, Eduardo de la (2013) Sincronización paralela de trayectorias para detección de conflictos entre aeronaves. [Trabajo Fin de Máster]

Rodríguez Rodríguez, Roberto Alonso (2012) Evaluación y optimización de políticas de reemplazo caché en entornos PCM. [Trabajo Fin de Máster]

Alaminos Benéitez, Víctor (2012) Inyección de errores sobre FPGAS tipo Virtex-5. [Trabajo Fin de Máster]

Saadat, Ismail (2012) Mecanismo de seguridad para redes móviles heterogéneas. [Trabajo Fin de Máster]

Arnaldo Lucas, Ignacio (2011) Evolutionary approaches to solve the 3D thermal-aware floorplanning problem using heterogeneous processors. [Trabajo Fin de Máster]

Lucas Casamayor, Enrique de (2011) Metodología de síntesis para uso de bloques DSP con HDL sobre FPGAS. [Trabajo Fin de Máster]

Barrientos Rojel, Ricardo Javier (2011) Procesamiento de consultas kNN en espacios métricos utilizando GPUs. [Trabajo Fin de Máster]

González Calvo, Carlos (2011) Un gestor de ejecución de grafos de tareas para sistemas multitarea dinámicamente reconfigurables. [Trabajo Fin de Máster]

Artés García, Antonio (2010) Energy impact of loop buffer schemes for embedded systems. [Trabajo Fin de Máster]

Ayuso Márquez, Fermín (2010) Estimación de factores de ganancia en sistemas asimétricos. [Trabajo Fin de Máster]

Juega Reimúndez, Carlos (2010) Estudio de rendimiento en GPU. [Trabajo Fin de Máster]

Martín Santamaría, Ignacio (2010) Evaluación de expresiones regulares sobre hardware reconfigurable. [Trabajo Fin de Máster]

Sepúlveda, Silvio (2010) Extensión de la Política de Reemplazamiento peLifo a Entornos Multicore. [Trabajo Fin de Máster]

Quintás Rodríguez, Jorge (2010) Mecanismo de detección de violaciones de atomicidad de reducido coste hardware. [Trabajo Fin de Máster]

Sedano Algarabel, Enrique (2010) Tecnicas de simplificación de la política de reemplazamiento cache Probabilistic Escape LIFO. [Trabajo Fin de Máster]

Gutiérrez Giraldo, Marco Antonio (2010) Xen scheduling with load balancing on speed. [Trabajo Fin de Máster]

Cuesta Gómez, David (2009) Adaptive task-migration policies for thermal optimization in MPSoCs. [Trabajo Fin de Máster]

Barbero Romero, Víctor (2009) ECG baseline wander removal and noise suppression analysis in an embedded platform. [Trabajo Fin de Máster]

Martínez Pacheco, Emilio (2009) Marco de emulación térmica para MPSoCs basado en NoC con DVFS. [Trabajo Fin de Máster]

Gonzalo Ramiro, Rubén (2009) Optimization of dymamic memory managers in high performance embedded systems using grammatical evolution. [Trabajo Fin de Máster]

Clemente Barreira , Juan Antonio (2008) Planificación de grafos de tareas para sistemas multi-proceso dinámicamente reconfigurables. [Trabajo Fin de Máster]

González Alberquilla, Rodrigo (2008) Técnicas HW/SW para reducir la presión sobre la Jerarquía de memoria. [Trabajo Fin de Máster]

García de Dios, Miguel Ángel (2007) Entorno de desarrollo para ubicación de tareas en multitarea hardware 2D. [Trabajo Fin de Máster]

Monte Freitas, Álvaro del (2007) GPUs: Rigid Body Simulation. [Trabajo Fin de Máster]

Sánchez Delgado, Raquel (2007) Gestor de tareas para hardware dinámicamente reconfigurable 2D. [Trabajo Fin de Máster]

Proyecto de Innovación Docente

Del Barrio García, Alberto Antonio y Ayala Rodrigo, José Luis y Hermida Correa, Román (2015) Receptor Software de bajo coste e Interfaz Computerizada para el Estudio Práctico de las Comunicaciones Radioeléctricas. [Proyecto de Innovación Docente]

Fabero Jiménez, Juan Carlos y Mendías Cuadros, José Manuel y Mecha López, Hortensia y González Calvo, Carlos y Clemente Barreira, Juan Antonio (2015) Diseño y desarrollo de una placa de periféricos no convencionales para incentivar el aprendizaje autónomo sobre sistemas empotrados basados en FPGA y SoC ARM. [Proyecto de Innovación Docente]

Materiales de enseñanza

Sanchez-Elez Martin, Marcos (2014) Introducción a la programación en VHDL. [Materiales de enseñanza] (No publicado)

Clemente Barreira, Juan Antonio y Sánchez-Elez Martín, Marcos (2014) Introduction to VHDL programming. [Materiales de enseñanza] (No publicado)

Trabajo Fin de Grado

Díaz Morgado, David y Gómez Blanco, David (2016) Aceleración de algoritmos de estimación de movimiento mediante OpenCL. [Trabajo Fin de Grado]

Bermúdez Blanco, Javier (2016) Evaluación del rendimiento de un planificador de tareas sobre una plataforma heterogénea ARM+DSP de Texas Instruments. [Trabajo Fin de Grado]

Cabrera Sagbay, Luis Javier y El Guennouni, Youness (2016) Herramienta de gestión de contadores hardware para Android. [Trabajo Fin de Grado]

Báscones García, Daniel (2016) Implementación sobre FPGA de un algoritmo de compresión de imágenes hiperespectrales bajo el estándar CCSDS 123.0-B-1. [Trabajo Fin de Grado]

Samper González, Juan y Cruz Martínez, Roberto de la (2016) Interfaz software/hardware entre Raspberry Pi y FPGA Spartan-6 y su aplicación a simulación dirigida por eventos. [Trabajo Fin de Grado]

Claramunt Pérez, Juan Andrés (2016) Nessy 7.0: entorno de inyección de fallos para Artix-7. [Trabajo Fin de Grado]

Ferreras Astorqui, Ignacio María (2016) Sensor IoT para monitorización de consumo de energía en continua. [Trabajo Fin de Grado]

García García, Adrián y Sanz del Río, Álvaro (2016) Soporte de sistema operativo para ahorro de energía en plataformas móviles con procesadores multicore asimétricos. [Trabajo Fin de Grado]

Pinto Rivero, Daniel (2016) Study and evaluation of several cache replacement policies on a commercial MIPS Processor. [Trabajo Fin de Grado]

Diges Teijeira, Víctor (2015) Aproximación a la implementación de aplicaciones aero-espaciales en hardware. [Trabajo Fin de Grado]

Capellán Pizarroso, Fernando y Florina Puica, Simona y Sánchez Huerta, Daniel (2015) Diseño e implementación en FPGA de un filtro Kalman para aplicaciones biomédicas. [Trabajo Fin de Grado]

Casas Hernán, Jorge y Serrano Juste, Abel (2015) Interfaz de uso de contadores hardware multiarquitectura. [Trabajo Fin de Grado]

González Rincón, Juan Diego (2015) Sistema basado en open source hardware para la monitorización del consumo de un computador. [Trabajo Fin de Grado]

Martín Vieites, Nelson y Collado García, Jorge (2014) Explotación de aceleradores y hardware gráfico de forma amigable. [Trabajo Fin de Grado]

González Salas, José Carlos (2014) Filtro adaptativo tolerante a fallos. [Trabajo Fin de Grado]

Cabañas García, Carlos y Rodríguez Carmona, Jaime (2014) Protección de circuitos para aplicaciones espaciales contra los efectos de rayos cósmicos. [Trabajo Fin de Grado]

Trabajo de curso

Gallofré Nieva, Xavier y López San José, Jesús F. y Pérez Liaño, Álvaro (2014) Desarrollo de dispositivos e-Health de bajo coste para Raspberry Pi. [Trabajo de curso] (No publicado)

Hernández García, Sergio y Laseca Chico, Daniel (2014) Emulación de rayos cósmicos incidiendo sobre DSPs en FPGAs. [Trabajo de curso] (No publicado)

Chocano Gómez, Abel y Prado Mota, Carlos del (2014) Implementación hardware de un controlador de memoria cache de reconfiguraciones en VHDL. [Trabajo de curso] (No publicado)

Colomé García, Carlos y Pericacho Sánchez, Gonzalo (2013) Implementación del algoritmo RX para la detección de anomalias en imágenes hiperespectrales de la superficie terrestre mediante hardware reconfigurable. [Trabajo de curso] (No publicado)

Esquembri Martínez, Sergio y Núnez Montes de Oca, Concepción (2013) Implementación en FPGA del "Automatic Target Generation Process" para la detección de objetivos en imágenes hiperespectrales de la superficie terrestre. [Trabajo de curso] (No publicado)

Alcázar Andrés, Silvia y Alonso de la Iglesia, Almudena y Álvarez-Buylla Fernández , Beatriz (2013) Técnicas de protección de circuitos para aplicaciones aeoespaciales sobre hardware reconfigurable. [Trabajo de curso] (No publicado)

Martínez Fernández, Guillermo y Sánchez Gordo, Sergio y Dronda Merino, Sofía (2012) Interfaz de uso de contadores hardware multiplataforma. [Trabajo de curso] (No publicado)

Fernández Vicente, Pablo y De la Hoz Sevilla, Rafael Basilio y Márquez Altuna, Miguel (2012) Low-power wireless ECG monitoring system for Android devices. [Trabajo de curso] (No publicado)

Serrano Santos, Felipe y Tarancón Garijo, Rubén (2011) Desarrollo de una plataforma de inyección de errores sobre hardware reconfigurable. [Trabajo de curso] (No publicado)

Muñoz Fernández, Claudio Alejandro (2011) Mejora de la evaluación de expresiones regulares sobre hardware reconfigurable. [Trabajo de curso] (No publicado)

Alaminos Beneitez, Victor (2010) Inserción de Bitflips en Mapas de configuración de FPGAs. [Trabajo de curso] (No publicado)

Calvo Valdés, Francisco Alejandro y Roldán Ramírez, José Félix y San Miguel Sánchez, Alfonso (2010) Simulador del procesador MIPS sobre el formalismo DEVS. [Trabajo de curso] (No publicado)

Pedraz Sánchez, Juan Carlos y Córdoba González, Carmen (2005) Implementación de un algoritmo genético paralelo sobre hardware gráfico de última generación. [Trabajo de curso]

Moreno Juez, José María y Valera Civantos, Fernando y Martín Corral, Juan Carlos (2003) Entorno de simulación de la gestión de una FPGA bidimensional, parte de un sistema computador de propósito general basado en HW. [Trabajo de curso] (No publicado)

Video

Sánchez-Élez Martín, Marcos (2014) Tutorial, utilización Xilinx ISE 14.1. [Video] (No publicado)

Esta lista fue generada el Fri Dec 9 02:11:37 2016 CET.