Publication: Simulador del procesador MIPS sobre el formalismo DEVS
Loading...
Official URL
Full text at PDC
Publication Date
2010
Advisors (or tutors)
Editors
Journal Title
Journal ISSN
Volume Title
Publisher
Citations
Exportar
Abstract
Ciertos conceptos relativos a los procesadores, tales como detalles de implementación, análisis de rendimiento, consumo de energía y fiabilidad son fundamentales en los cursos orientados a arquitectura de computadores. El procesador MIPS (del inglés Microprocessor without
Interlocked Pipeline Stages) se utiliza actualmente en muchas Universidades para enseñar estas materias.
En este proyecto presentamos un simulador del procesador MIPS, que facilitará la enseñanza de este procesador en cursos de arquitectura de computadores. Desarrollamos varios modelos del procesador basado en un ciclo, en varios, o en un cauce segmentado. Los modelos se construyen de acuerdo a una especificación formal denominada DEVS (del inglés Discrete EVent Systems specification). Para ello definimos una colección elemental de modelos combinacionales y secuenciales, que se combinan para formar el procesador final. Gracias al uso de un compilador cruzado, se puede importar código escrito en C y traducirlo a lenguaje ensamblador. El simulador recibe como entrada este código, permitiendo analizar el comportamiento interno del procesador, el estado de los módulos y el valor de las señales de control en cada momento de la ejecución. Para facilitar esta tarea elaboramos una interfaz gráfica que nos permite visualizar los resultados de la ejecución, con el objetivo de comparar las diversas implementaciones del MIPS.
[ABSTRACT]
There are certain concepts about processors, like implementation details, performance analisys, energy consumption and reliability which are fundamental in all learning courses related to computer architecture. The MIPS processor (Microprocessor without Interlocked Pipeline Stages) is being used as a basis to teach these courses.
In this proyect we proudly present a full simulator of the MIPS processor architecture, which will serve as a strong support for all kind of computer architecture learning courses. We have developed three versions of the model: monocycle, multicycle and pipelined. These models have been built using DEVS (Discrete EVent Systems specification). With this purpose on mind we have defined a basic set of sequential and combinational models that combine themselves
to set up the final processor. By using a cross compiler, we can import programs devoloped in C language and generate a binary file including the corresponding Assemby Language code.
Our simulator receives these binaries as input to execute programs, allowing us to check and analyze the inner behaviour of the processor, the state of the sequential and combinational models, and values for all the Control Unit signals at anytime in the execution process. To simplify this task, we have made a GUI (Graphic User Interface) which logs the results of every instruction, so we can compare them to study the differences between each MIPS
implementation.
Description
Trabajos de curso (Departamento de Arquitectura de Computadores y Automática, FDI)