Universidad Complutense de Madrid
E-Prints Complutense

Aceleración de técnicas de ajuste de bloques mediante el procesador Nios II
Nios II microprocessor-based acceleration of block-matching techniques

Impacto

Downloads

Downloads per month over past year



González Rodríguez, Diego (2015) Aceleración de técnicas de ajuste de bloques mediante el procesador Nios II. [Thesis]

[img]
Preview
PDF
6MB




Item Type:Thesis
Additional Information:

Tesis inédita de la Universidad Complutense de Madrid, Facultad de Informática, Departamento de Arquitectura de Computadores y Automática, leída el 16-09-2014

Directors:
DirectorsDirector email
Botella Juan, Guillermo
Uncontrolled Keywords:Microprocesadores, fpga (hardware)
Palabras clave (otros idiomas):Microprocessors, Field Programmable Gate Arrays
Subjects:Sciences > Computer science > Hardware
ID Code:28240
Deposited On:06 Feb 2015 14:48
Last Modified:06 Feb 2015 14:48

Origin of downloads

Repository Staff Only: item control page