Universidad Complutense de Madrid
E-Prints Complutense

Hardware Implementation of a Fault-Tolerant Hopfield Neural Network on FPGAs

Impacto

Descargas

Último año

Clemente Barreira, Juan Antonio y Mansour, Wassim y Ayoubi, Rafic y Serrano, Felipe y Mecha López, Hortensia y Ziade, Haissam y El Falou, Wassim y Velazco, Raoul (2016) Hardware Implementation of a Fault-Tolerant Hopfield Neural Network on FPGAs. Neurocomputing, 171 . pp. 1606-1609. ISSN 0925-2312

[img]
Vista previa
PDF
548kB

URL Oficial: http://0-www.sciencedirect.com.cisne.sim.ucm.es/science/article/pii/S0925231215008760



Resumen

This letter presents an FPGA implementation of a fault-tolerant Hopfield NeuralNetwork (HNN). The robustness of this circuit against Single Event Upsets (SEUs) and Single Event Transients (SETs) has been evaluated. Results show the fault tolerance of the proposed design, compared to a previous non fault- tolerant implementation and a solution based on triple modular redundancy (TMR) of a standard HNN design.


Tipo de documento:Artículo
Palabras clave:Artificial Neural Network (ANN), Hopfield Neural Network (HNN), Single Event Upset (SEU), Single Event Transient (SET), FPGA, Fault tolerance
Materias:Ciencias > Informática > Hardware
Código ID:39057
Depositado:08 Sep 2016 11:27
Última Modificación:19 Sep 2016 10:09

Descargas en el último año

Sólo personal del repositorio: página de control del artículo