Publication: Energy impact of loop buffer schemes for embedded systems
Loading...
Official URL
Full text at PDC
Publication Date
2010
Authors
Advisors (or tutors)
Editors
Journal Title
Journal ISSN
Volume Title
Publisher
Citations
Exportar
Abstract
El consumo de energía en sistemas empotrados se encuentra fuertemente infuenciado por el conjunto de memorias que forman lo que se denomina OMI (Organización de la Memoria
de Instrucciones). Por lo tanto, cualquier mejora sobre la arquitectura de este bloque del sistema ocasionará una reducción en el consumo total de energía. Una de las técnicas más conocidas para reducir eficazmente el consumo de energía de esta parte del sistema es el almacenado de bucles (loop buering).
El trabajo contenido en este manuscrito presenta una novedosa clasificación de las arquitecturas y mejoras arquitectónicas que se basan en el uso del concepto de almacenado de bucles. Por otra parte, se realiza una exploración desde el punto de vista energético del espacio de diseño de estas arquitecturas, con el objetivo de analizar las repercusiones energéticas en diferentes dominios de aplicaciones empotradas. Estos dominios de
aplicaciones encuentran su utilidad en el campo de las redes inalámbricas de sensores biomédicos. Las arquitecturas sobre las que se centra este último análisis, son la arquitectura de loop buffer central y la arquitectura de loop buffer implementada en bancos
de memoria. La evaluación energética de estas arquitecturas se ha realizado con librerías TSMC 90nm de baja potencia, y memorias comerciales.
La existencia de un compromiso entre la complejidad de la arquitectura loop buffer y los benecios energéticos de utilizarla queda demostrada mediante simulaciones a nivel de
puertas. Además, si la aplicación posee bucles cuyo porcentaje de tiempo de ejecución va de pequeño a medio valor, el uso de este tipo de arquitecturas con el fin de aportar beneficios energéticos debe ser cuidadosamente evaluado. De la exploración energética del diseño, podemos ver que el ahorro de energía que se puede lograr es un 68% - 74% del total de energía consumida por el sistema. En base a este análisis realizado, también se demuestra que el ahorro de energía alcanzado con el uso de arquitecturas múltiples o distribuidas de loop buffer no está relacionado con el paralelismo a nivel de instrucción que estas arquitecturas introducen. El ahorro de energía se logra al adaptar la arquitectura al tamaño de los cuerpos de los bucles que forman la aplicación.
[ABSTRACT]
Energy consumption in embedded systems is partially dominated by the consumption of the Instruction Memory Organization. Therefore, any architectural enhancement in this block of the system will cause a reduction in the energy consumption of the total energy budget of the system. Loop buffering is a well known efective scheme to reduce energy consumption in the Instruction Memory Organization.
This manuscript presents a new classification of architectural enhancements and architectures that are based on the use of loop buffer concept. Moreover, an energy design space exploration of different architecture variants, which are based on the classification,
is performed. Besides, their energy impacts are analyzed over different real-life embedded application domains widely used in biomedical wireless sensor nodes. The loop buffer organizations, in which this last analysis is focused on, are the single and the banked central loop buffer architectures. The evaluation is performed using TSMC 90nm Low Power library and commercial memories.
Gate-level simulations demonstrate that a trade-off exists between the complexity of the loop buffer architecture and the energy benefits of utilizing it. Besides, if the application has loops with small to medium execution time percentage of the total application execution time, the use of loop buffer architectures in order to bring energy benefits to the system should be very carefully evaluated. From the energy design space exploration, we can see
that energy savings from 68% to 74% of the total energy budget of the system can be achieved. Based on the energy analysis performed, it is also demonstrated that energy
savings related with the use of multiple or distributed loop buffer architectures are not related with the instruction level parallelism that they introduce. The energy savings are achieved adapting the loop buffers to the loop body sizes of the loops that form the application.
Description
Máster en Ingeniería de Computadores, Facultad de Informática, Departamento de Arquitectura de Computadores y Automática, curso 2009-2010