Impacto
Downloads
Downloads per month over past year
Peña Calvin, Andrea (2021) Implementación de un procesador RISC-V mediante un circuito integrado de aplicación específica. [Trabajo Fin de Grado]
Preview |
PDF
Creative Commons Attribution Non-commercial. 3MB |
Abstract
Este trabajo consiste en la implementación de un procesador RISC-V como un circuito integrado de aplicación específica (ASIC), usando la tecnología de celdas estándar de 28nm de STMicroelectronics. Para realizar el diseño del ASIC es necesario estudiar la descripción del procesador, lo que incluye su arquitectura y configuración.
También se va a presentar el flujo de implementación de un procesador. Las tareas desarrolladas son: síntesis, Place and Route, análisis estático de tiempos y verificación formal. Para cada una de ellas se detallarán los pasos seguidos y su fundamento, las herramientas utilizadas, las librerías que se han empleado y los scripts desarrollados. Después, se analizarán los problemas que han aparecido y su solución, y los resultados conseguidos.
El diseño logrado en este proyecto se trata de la primera iteración del diseño del procesador y, por tanto, son necesarias sucesivas iteraciones para mejorar los resultados obtenidos.
Resumen (otros idiomas)
This project consists of implementing a RISC-V Application Specific Integrated Circuit (ASIC) using STMicroelectronics’ 28 nm standard cell technology. In order to design the ASIC, it is necessary to study the description of the processor, including its architecture and configuration. The implementation flow of a processor will also be presented. The stages developed are: synthesis, place and route, static timing analysis and formal verification. It will be detailed for each stage the steps followed and their motivation, the tools and libraries used, and the scripts that have been developed. Afterwards, the problems that have arisen and their solution will be analysed. In addition, the results achieved will be explained. The obtained design in this project is the first iteration of the processor design. Successive iterations are necessary in order to improve the obtained results.
| Item Type: | Trabajo Fin de Grado |
|---|---|
| Additional Information: | Trabajo de Fin de Grado en Ingeniería Informática, en la Facultad de Informática UCM, Departamento de Arquitectura de Computadores y Automática, Curso 2020/2021. |
| Directors: | Directors Garnica Alcázar, Óscar |
| Uncontrolled Keywords: | Circuito integrado de aplicación específica, ASIC, RISC-V, SweRV EH1 Core™ 1.8, Síntesis, Place and route, Análisis estático de tiempos, Verificación formal, STMicroelectronics |
| Palabras clave (otros idiomas): | Application-specific integrated circuit, ASIC, RISC-V, SweRV EH1 Core, Synthesis, Place and route, Static timing analysis, Verification, STMicroelectronics |
| Subjects: | Sciences > Computer science |
| Título de Grado: | Grado en Ingeniería Informática |
| ID Code: | 74627 |
| Deposited On: | 19 Sep 2022 14:05 |
| Last Modified: | 19 Sep 2022 14:05 |
Origin of downloads
Repository Staff Only: item control page
